新書推薦：
《
家、金钱和孩子
》
售價：NT$
295.0
《
形而上学与测量
》
售價：NT$
340.0
《
世界航母、舰载机图鉴 【日】坂本明
》
售價：NT$
340.0
《
量价关系——透视股票涨跌脉络
》
售價：NT$
340.0
![创伤与记忆：身体体验疗法如何重塑创伤记忆 [美]彼得·莱文](http://103.6.6.66/upload/mall/productImages/24/46/9787111746645.jpg)
《
创伤与记忆：身体体验疗法如何重塑创伤记忆 [美]彼得·莱文
》
售價：NT$
295.0
《
复原力
》
售價：NT$
345.0
《
近代中国思维方式的演变（王中江著作系列）
》
售價：NT$
950.0
《
我可以近乎孤独地度过一生
》
售價：NT$
440.0
|
| 內容簡介： |
《普通高等教育“十一五”国家级规划教材·北京高等教育精品教材：Verilog数字系统设计教程（第3版）》讲述利用硬件描述语言（VerilogHDL）设计复杂数字系统的方法。这种方法源自20世纪90年代的美国，取得成效后迅速在其他先进工业国得到推广和普及。利用硬件描述语言建模、通过仿真和综合技术设计出极其复杂的数字系统是这种技术的最大优势。
《普通高等教育“十一五”国家级规划教材·北京高等教育精品教材：Verilog数字系统设计教程（第3版）》从算法和计算的基本概念出发，讲述如何用硬线逻辑电路实现复杂数字逻辑系统的方法。全书共分三部分。第一部分内容共18章；第二部分共12个上机练习实验范例；第三部分是Verilog硬件描述语言参考手册，可供读者学习、查询之用。本书第2版后，在语法篇中增加了IEEEVerilog1364-2001标准简介，以反映Verilog语法的最新变化。
《普通高等教育“十一五”国家级规划教材·北京高等教育精品教材：Verilog数字系统设计教程（第3版）》的讲授方式以每2学时讲授一章为宜，每次课后需要花loh复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习VerilogHDL基础知识。按照书上的本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。
|
| 目錄：
|
绪论
第一部分Verilog数字设计基础
第1章Verilog的基本知识
1.1硬件描述语言HDL
1.2VerilogHDL的历史
1.2.1什么是VerilogHDL
1.2.2VerilogHDL的产生及发展
1.3VerilogHDL和VHDL的比较
1.4Verilog的应用情况和适用的设计
1.5采用VerilogHDL设计复杂数字电路的优点
1.5.1传统设计方法——电路原理图输入法
1.5.2VerilogHDL设计法与传统的电路原理图输入法的比较
1.5.3Verilog的标准化与软核的重用
1.5.4软核、固核和硬核的概念及其重用
1.6采用硬件描述语言（VerilogHDL）的设计流程简介
1.6.1自顶向下（TopDown）设计的基本概念
1.6.2层次管理的基本概念
1.6.3具体模块的设计编译和仿真的过程
1.6.4具体工艺器件的优化、映像和布局布线
小结
思考题
第2章Verilog语法的基本概念概述
2.1Verilog模块的基本概念
2.2Verilog用于模块的测试
小结
思考题
第3章模块的结构、数据类型、变量和基本运算符号概述
3.1模块的结构
3.1.1模块的端口定义
3.1.2模块内容
3.1.3理解要点
3.1.4要点总结
3.2数据类型及其常量和变量
3.2.1常量
3.2.2变量
3.3运算符及表达式
3.3.1基本的算术运算符
3.3.2位运算符
小结
思考题
第4章运算符、赋值语句和结构说明语句概述
4.1逻辑运算符
4.2关系运算符
4.3等式运算符
4.4移位运算符
4.5位拼接运算符
4.6缩减运算符
4.7优先级别
4.8关键词
4.9赋值语句和块语句
4.9.1赋值语句
4.9.2块语句
小结
思考题
第5章条件语句、循环语句、块语句与生成语句
概述
5.1条件语句（if_else语句）
5.2case语句
5.3条件语句的语法
5.4多路分支语句
……
第二部分设计和验证部分
第三部分设计示范与实验练习
第四部分语法篇
|
| 內容試閱：
|
第1章 Verilog的基本知识
1．1 硬件描述语言HDL
硬件描述语言HDL，hardware description
language是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层从抽象到具体逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后利用电子设计自动化以下简称为EDA工具逐层进行仿真验证，再把其中需要变为具体物理电路的模块组合经由自动综合工具转换到门级电路网表。接下去再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具把网表转换为具体电路布线结构的实现。在制成物理器件之前，还可以用Verilog的门级模型原语元件或UDP来代替具体基本元件。因其逻辑功能和延时特性与真实的物理元件完全一致，所以在仿真工具的支持下能验证复杂数字系统物理结构的正确性，使投片的成功率达到100％。目前，这种称为高层次设计high—level—design的方法已被广泛采用。据统计，目前在美国硅谷约有90％以上的ASIC和FPGA已采用Verilog硬件描述语言方法进行设计。
……
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
