新書推薦：
《
建安：官渡大决战（196—200）
》
售價：NT$
245.0
《
权力的图像——近代的中国海图与交流
》
售價：NT$
840.0
《
中亚民族史
》
售價：NT$
840.0
《
人工智能与智能制造：概念与方法 ［美］马苏德·索鲁什 ［美］理查德·D.布拉茨
》
售價：NT$
640.0
《
中平：东汉王朝大崩溃（184—189）
》
售價：NT$
245.0
《
基于鲲鹏的分布式图分析算法实战
》
售價：NT$
495.0
《
中国历史研究入门（全二册）
》
售價：NT$
1290.0
《
夺回大脑 如何靠自己走出强迫
》
售價：NT$
299.0
|
| 編輯推薦： |
|
《Altera FPGA系统设计实用教程（第2版）》教材融合了作者多年在FPGA开发方面的教学和科研经验，具有如下鲜明特色：知识内容恰当地反映了FPGA的发展与应用趋势，体系安排具有独创之处，加强了经典内容与现代技术的融合，加入了具有软硬结合的综合案例；结构编排符合认识规律，重点突出，难易适度，具有良好的可读性和工程实用性，有助于教师教学和学生自学。毫无疑问，本书是一本不可多得的EDA设计领域的好书！北京交通大学 侯建军《Altera FPGA系统设计实用教程（第2版）》是一本内容丰富且极具实用性的著作，内容涵盖从基础到应用，循序渐进地介绍了语言、FPGA器件、开发工具、开发流程和综合实例，采用了*的Quartus Prime开发环境，是一本进行FPGA设计的极好的参考教材。北京石油化工学院 李洋《Altera FPGA系统设计实用教程（第2版）》兼顾基础性和实用性，内容涵盖了可编程逻辑器件FPGA开发过程的各个环节。书中实例丰富，分别就控制功能、信号处理功能、密码算法功能和嵌入式软核的设计与使用进行了详细论述，并提供了丰富的实例和图表，特别适合作为FPGA初学者的入门教程。北京服装学
|
| 內容簡介： |
本书从基础到应用，系统介绍了Altera FPGA的开发应用知识。基础部分包括FPGA开发流程、硬件描述语言VHDL和Verilog、Quartus Prime开发环境、基本电路的FPGA设计、基于IP核的设计等内容； 应用部分包括人机交互接口设计、数字信号处理电路设计、密码算法设计、嵌入式Nios设计等内容。全书语言简明易懂、逻辑清晰，向读者提供了不同领域的FPGA应用实例以及完整的设计源程序。
本书可作为高等学校电子信息、计算机、自动化等专业的本科生教材，也可供从事电子设计的工程技术人员参考。
|
| 目錄：
|
目录
第1章FPGA开发简介
1.1可编程逻辑器件概述
1.2FPGA芯片
1.2.1FPGA框架结构
1.2.2Altera公司的FPGA
1.3FPGA开发工具
1.4基于FPGA的开发流程
1.4.1FPGA设计方法概论
1.4.2典型FPGA开发流程
1.4.3FPGA的配置
1.4.4基于FPGA的SoC设计方法
第2章硬件描述语言
2.1VHDL硬件描述语言
2.1.1程序基本结构
2.1.2VHDL程序语法规则
2.1.3并行语句
2.1.4顺序语句
2.1.5子程序及子程序调用语句
2.2Verilog硬件描述语言
2.2.1Verilog HDL程序基本结构
2.2.2Verilog HDL数据类型
2.2.3Verilog HDL运算符
2.2.4Verilog HDL描述语句
2.2.5语句的顺序执行与并行执行
2.2.6Verilog HDL元件例化
第3章Quartus Prime设计开发环境
3.1Quartus Prime概述
3.2Quartus Prime设计流程
3.2.1设计输入
3.2.2设计处理
3.2.3波形仿真
3.2.4器件编程
3.3嵌入式逻辑分析仪使用
第4章基本电路的HDL设计
4.1基本电路的VHDL设计
4.1.1优先编码器
4.1.2数据选择器
4.1.3组合逻辑电路与并行语句、进程语句的关系
4.1.4运算电路
4.1.5时钟信号
4.1.6锁存器和触发器
4.1.7同步、异步信号描述
4.1.8同步电路设计原则
4.1.9计数器
4.1.10分频电路
4.1.11寄存器
4.1.12状态机
4.1.13动态扫描电路
4.2基本电路的Verilog设计
4.2.1优先编码器
4.2.2译码器
4.2.3数据选择器
4.2.4运算电路设计
4.2.5时钟信号
4.2.6触发器
4.2.7同步、异步控制信号
4.2.8计数器
4.2.9分频器
4.2.10寄存器
4.2.11串并转换电路
4.2.12有限状态机
4.2.13动态扫描电路
第5章基于IP的设计
5.1IP核
5.2触发器IP核的VHDL设计应用
5.3存储器IP核的VHDL设计应用
5.4锁相环IP核的VHDL设计应用
5.5运算电路IP核的VHDL设计应用
第6章人机交互接口设计
6.1键盘扫描电路的VHDL设计
6.1.1设计原理
6.1.2设计实现
6.1.3综合仿真
6.2液晶驱动电路的VHDL设计
6.2.1设计原理
6.2.2设计实现
6.2.3综合仿真
第7章数字信号处理
7.1差错控制电路的VHDL设计CRC校验电路
7.1.1设计原理
7.1.2校验电路的VHDL实现
7.1.3综合仿真
7.2滤波电路的VHDL设计
7.2.1设计原理
7.2.2FIR滤波电路的设计实现
7.2.3综合仿真
7.3HDB3基带信号编译码电路的VHDL设计
7.3.1设计原理
7.3.2设计实现
7.3.3综合仿真
第8章密码算法设计
8.1分组密码算法的VHDL设计（SM4）
8.1.1SM4算法原理
8.1.2设计实现
8.1.3仿真验证
8.2流密码算法的VHDL设计ZUC
8.2.1ZUC算法原理
8.2.2设计实现
8.2.3仿真验证
8.3HASH算法的VHDL设计SM3
8.3.1SM3算法原理
8.3.2设计实现
8.3.3仿真验证
第9章基于Nios Ⅱ的SOPC系统开发
9.1简介
9.1.1SOPC技术
9.1.2Nios Ⅱ嵌入式处理器
9.1.3Qsys开发工具
9.2SOPC硬件开发
9.2.1启动Qsys
9.2.2添加Nios Ⅱ及外设IP模块
9.2.3集成Nios Ⅱ系统至Quartus Prime
9.3SOPC软件系统开发
9.3.1创建Nios Ⅱ工程
9.3.2设置工程的系统属性
9.3.3程序编写及编译
9.3.4代码调试及运行
附录DES算法的S盒
参考文献
|
| 內容試閱：
|
前言
现场可编程门阵列Field Programmable Gate Array，FPGA的出现是超大规模集成电路VLSI技术和计算机辅助设计CAD技术发展的结果，基于FPGA的设计方法是电子设计领域的一大变革。不同于传统的电子设计方法，基于FPGA的现代电子设计方法采用自顶向下的设计方法，使设计师们可以把更多的精力和时间放在电路方案的设计上，很大程度上提高了电子产品的上市时间； FPGA的可编程性，使得在不改变硬件电路设计的前提下，产品性能的提升成为可能； 硬件软件化，以及不断增长的可编程门阵列的规模，使得产品在小型化的同时，可靠性也得以不断提升。近年来，IP核的广泛使用，特别是嵌入式处理器IP核的使用，使FPGA的市场占有量大大增加。因此对于广大的电子设计人员，以及电子工程专业的学生来说，掌握基于FPGA的开发技术是非常必要的。参与本书编写的教师多年从事EDA课程的教学和相关科研工作，作者总结了许多教学和科研经验，成就了本书的编写与问世。全书系统地介绍了FPGA的开发技术，内容涵盖FPGA可编程逻辑器件的基本知识及相关软件的使用方法，可编程逻辑器件的硬件描述语言，以及基于FPGA的电路设计，着重讲述了FPGA电路设计的方法和技巧，并给出了设计实例。全书共9章。第1章分析了FPGA开发的基本设计方法和设计流程，并以Altera公司的FPGA芯片为例，介绍了可编程逻辑器件的结构特点。第2章介绍了目前流行的两种可编程逻辑器件的硬件描述语言： VHDL和Verilog。第3章以Quartus最新版本Prime 16．0为例，介绍了可编程逻辑器件开发软件的安装和使用方法。第4章介绍了基本电路的FPGA设计，讲解了FPGA设计时需要注意的基本问题。第5章介绍了基于IP核的设计方法。第6章以键盘扫描和液晶驱动设计为例，介绍了人机交互接口设计。第7章介绍了几种基本的数字信号处理电路的FPGA设计。密码算法的设计实现是FPGA在信息安全设计领域的一个重要应用，因此本书的第8章以分组密码、流密码及Hash算法为例，给出了三个较新的密码算法的FPGA实现的实例。第9章涉及FPGA高端开发技术，介绍了基于Nios Ⅱ的Qsys系统开发的流程和设计方法。书中第6章至第8章的设计程序可以在www．besti．edu．cnEDA精品课程网站下载。有关FPGA的新器件、新技术等不断更新的知识，读者可以从EDA厂商的网站上获取更新的资料，也可以从销售商或可编程逻辑器件中文网站http：www．fpga．com．cn上获取相关的信息和技术支持。全书由李莉组织编写并统稿。本书第1章、第3章、第6章以及附录部分由李莉编写，第8章由李雪梅和张磊共同编写，第5章、第7章、第9章由李莉和董秀则共同编写，第2章、第4章由李莉和李雪梅共同编写。北京电子科技学院路而红教授不辞辛苦地认真审阅了全部书稿，并为本书提出了许多宝贵的建议和意见。硕士研究生杨凤、胡尧、李稹宇参与了本书相关程序的调试工作。借此机会也向所有关心、支持和帮助过本书编写、修改、出版、发行的老师和朋友们致以诚挚的谢意。由于作者水平有限，书中难免有不妥之处，欢迎各位读者提出批评和指正。作者联系方式： lili103@besti．edu．cn。作者2017年4月于北京
第5章CHAPTER 5
基于IP的设计
本章主要介绍Quartus Prime中可重复利用的参数化模块库LPM设计资源，讲述如何配置和实例引用参数化模块等IP资源。希望通过这一章的内容，能够利用Quartus Prime软件工具提供的参数化模块资源对常用电路进行高效快速的HDL设计。5.1IP核IPIntellectual Property原指知识产权、著作权等，在IC设计领域通常被理解为实现某种功能的设计。IP核则是完成某种常用但是比较复杂的算法或功能如FIR滤波器、SDRAM控制器、PCI接口等，并且参数可修改的电路模块，又称为IP模块。随着CPLDFPGA的规模越来越大，设计越来越复杂，越来越多的人开始认识到IP核以及IP复用技术的优越性，并努力推动IP复用设计技术的发展。根据实现的不同，IP核可以分为三类： 完成行为域描述的软核Soft Core，完成结构域描述的固核Firm Core和基于物理域描述并经过工艺验证的硬核Hard Core。三种IP核的特点比较见表51。不同的用户可以根据自己的需要订购不同的IP产品。
表51三种IP核的特点比较
软softIP核固firmIP核硬hardIP核
描述内容模块功能模块逻辑结构物理结构提供方式HDL文档门电路级网表，对应具体工艺网表电路物理结构掩模版图和全套工艺文件
优点灵活，可移植缺点后期开发时间长介于两者之间后期开发时间短灵活性差，不同工艺难移植
1 软核： 用硬件描述语言HDL的形式描述功能的IP核，与具体的实现技术无关。软核是集成电路设计的高层描述，灵活性大。软核可以用于多种制作工艺，在新功能模块中重新配置，以实现重定目标电路。此类IP核只通过了功能和时序验证，其他的实现内容及相关测试等均需要使用者自己完成，因此软核IP用户的后继工作较大。2 硬核： IP硬核是基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可保证的性能。提供给用户的形式是电路物理结构掩膜版图和全套工艺文件，允许设计者将IP快速集成在衍生产品中。因为与工艺相关，硬核IP的灵活性较差。3 固核： 在设计阶段介于软核和硬核之间的IP核。除了完成软核所有设计外，固核还完成了门级电路综合和时序仿真等环节，以RTL描述和可综合网表的形式提交。固核的用户使用灵活性介于软核和硬核之间。
图51LPM种类选择界面
Altera公司以及第三方IP合作伙伴给用户提供了很多可用的功能模块，它们基本可以分为两类： 免费的LPM宏功能模块MegafunctionsLPM和需要授权使用的IP知识产权MEGACORE。这两者只是从实现的功能上区分，使用方法上则基本相同。Altera LPM宏功能模块是一些复杂或高级的构建模块，可以在Quartus Prime设计文件中和门、触发器等基本单元一起使用，这些模块的功能一般都是通用的，比如Counter、FIFO、RAM等。Altera提供的可参数化LPM宏功能模块和LPM函数均为Altera器件结构做了优化，而且必须使用宏功能模块才可以使用一些Altera特定器件的功能，例如存储器、DSP块、LVDS驱动器、PLL电路。通过菜单ToolsIP Catalog,并在IP Catalog中输入LPM，会出现Quartus Prime软件已安装的LPM种类，如图51所示。通过选择需要的LPM，单击并进行修改。5.2触发器IP核的VHDL设计应用触发器FlipFlop是数字电路设计中的基本单元，尤其是D触发器，通常被用来做延时和缓存处理。第4章给出了利用多个D触发器构造移位寄存器和m序列发生器的示例。将图429和图430给出的移位寄存器和m序列发生器结合在一起，可以形成串行输入初始状态的序列发生器，利用原理图方式进行设计，结果如图52所示。
图52利用触发器构造序列发生器
触发器的延迟功能与移位寄存器功能类似，Altera LPM宏功能模块中将两种功能结合在一起，用同一个模块实现。如图53所示，在原理图输入模式下，可以在Symbol界面下，在megafunctions storage下使用宏功能模块LPM_DFF完成功能更复杂的D触发器。BDF文件中插入LPM_DFF后，双击右上角参数列表或者选择右键菜单Properties后，可以进行LPM_DFF的属性和参数设置，如图54和图55所示。
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
