新書推薦：
《
8秒按压告别疼痛
》
售價：NT$
398.0
《
津巴多时间心理学：挣脱束缚、改写命运的6种时间观
》
售價：NT$
352.0
《
大英博物馆东南亚简史
》
售價：NT$
806.0
《
纯粹·我只要少许
》
售價：NT$
367.0
《
经济史的趣味（全新增订版）（经济史与思想史丛书）
》
售價：NT$
383.0
《
中国古代鬼神录
》
售價：NT$
866.0
《
投机苦旅：一位投机客的凤凰涅槃
》
售價：NT$
403.0
《
重返马赛渔场：社会规范与私人治理的局限
》
售價：NT$
316.0
|
| 內容簡介： |
|
本书系统介绍了C66x多核软件开发的知识，并基于C6678的设计实例介绍了相关设计经验。系统介绍了C66x DSP器件的基础概念和多核软件设计的基础知识，引领读者循序渐进地掌握多核软件设计技术。对于传统DSP开发人员比较陌生的一些概念，如Cache、预取、数据一致性、数据依赖、死锁等，进行了重点描述。系统介绍了C66x多核器件的存储器、DMA传输、中断等内容，并结合工作实际，介绍了多核软件优化、多核并行设计及任务级优化经验。后，以多普勒成像的设计实例描述了如何实现并行设计。全书共13章，内容包括C66x DSP的基本组成，如存储器组织、DMA传输、中断和异常、Cache缓存和数据一致性等，并包含CCS软件开发环境、SYS/BIOS实时操作系统、多核并行设计、软件设计优化等相关知识。本书的特点是由浅入深、概念齐全、实践性强、指导性强。本书结合了多年多核软件开发的实际经验，对多核设计中常见的问题进行了详细的描述； 从基本概念出发，层层推进，介绍了多核并行、数据传输与处理并行和多层次并行设计的经验。对于从事C66x多核软件开发的设计师，本书具有很强的指导意义，本书还适合作为高校计算机、数据处理、信号处理、通信等相关专业的本科生和研究生教材。
|
| 目錄：
|
1章TI多核C66 DSP介绍
1.1C6678处理器
1.1.1C6678概览
1.1.2外围设备
1.266AK处理器
1.366AK2H14/12/06和C6678各项功能对比
1.4C66处理器内核
1.5电源休眠控制器
1.5.1C66内核电源休眠管理介绍
1.5.2电源休眠管理特征
1.6锁相环及其设置
1.6.1主PLL和PLL控制器
1.6.2DDR3 PLL
1.6.3PASS PLL
1.7C6678处理器接口通信相关外围设备
1.7.1I2C外围设备
1.7.2SPI外围设备
1.7.3HyperLink 外围设备
1.7.4UART外围设备
1.7.5PCIe外围设备
1.7.6TSIP 外围设备
1.7.7EMIF16外围设备
1.7.8网络协处理器和以太网驱动程序
1.7.9串行RapidIO(SRIO)端口
1.7.10通用目的输入/输出(GPIO)
1.8定时器
1.9信号量
1.10多核导航器
1.10.1PDSP固件
1.10.2Packet DMA
1.10.3队列管理器
1.10.4描述符
1.10.5包发送过程概述
1.10.6包接收过程概述
1.10.7映信息
1.11设计建议
1.11.1初始化
1.11.2接口驱动程序
1.11.3时间戳的获取
1.11.4EVM板的使用
1.11.5示例程序
2章C66多核引导方法
2.1多核引导概述
2.2复位
2.3RBL引导
2.3.1RBL简介
2.3.2RBL引导过程
2.3.3引导模式分类
2.3.4引导模式设置
2.3.5引导配置格式
2.4EVM板上SPI NOR Flash引导设计
2.4.1RBL执行过程
2.4.2需要引导的应用程序
2.4.3应用程序中的引导代码
2.4.4烧写引导镜像的生成
2.4.5程序烧写
2.4.6SPI NOR Flash二次引导的设计
2.5多核引导和改进
2.6I2C二级引导(IBL和MAD)
2.6.1MAD基础组件
2.6.2MAD使用模式
2.6.3多核应用程序部署工具包
2.6.4在目标上调试应用程序
2.6.5Image Processing示例程序使用MAD工具实现多核加载
2.7设计建议和注意事项
3章SRIO
3.1SRIO介绍
3.1.1物理层1×/4×LP系列规范
3.1.2SRIO外围数据流
3.1.3SRIO包
3.2SerDes宏及其配置
3.3DeviceID配置
3.4支持R组播和多个DestID
3.4.1离散组播ID支持
3.4.2混杂ID和DestID 支持
3.4.3接收模式设置
3.5回环
3.5.1内部数字回环
3.5.2SERDES回环
3.5.3外部线路回环
3.6菊花链作和包转发
3.6.1包转发介绍
3.6.2包转发设置
3.7DirectIO作
3.7.1LSU模块介绍
3.7.2定义LSU寄存器组合及中断状态方式
3.7.3设置LSU寄存器
3.7.4详细数据路径描述
3.7.5T作
3.7.6R作
3.7.7DirectIO作特殊情况
3.7.8调度
3.7.9错误处理
3.7.10DirectIO编程注意事项
3.8消息传递
3.8.1R作
3.8.2T作
3.8.3消息Packet DMA设置
3.8.4消息传送编程示例
3.9维护
3.10门铃作
3.11原子作
3.12拥塞控制
3.13字节存储顺序
3.13.1内存映寄存器空间的转换
3.13.2有效负载数据的转换
3.14中断作
3.14.1DirectIO(门铃)服务中断
3.14.2消息传递服务中断
3.14.3中断寄存器
3.14.4中断处理
3.14.5中断调步
3.15中断设置
3.16其他SRIO编程注意事项
3.16.1匹配ACKID
3.16.2软件复位
3.16.3优化和技巧提示
3.17SRIO_LoopbackDioIsreampleproject介绍
4章C66存储器组织
4.1C66存储控制器
4.1.1L1P存储控制器
4.1.2L1D存储控制器
4.1.3L2存储控制器
4.1.4外部存储控制器
4.1.5扩展存储控制器
4.2多核共享存储控制器
4.2.1概览
4.2.2C66内核从接口
4.2.3系统从接口
4.2.4系统主接口
4.2.5外部存储器主接口
4.2.6MSMC存储器
4.3扩展存储控制器XMC
4.3.1存储器映寄存器概要
4.3.2XMC存储器保护和地址扩展
4.3.3存储器保护和地址扩展过程
4.3.4地址扩展
4.3.5XMC存储器保护结构支持
4.3.6预取缓冲
4.4存储器保护架构
4.4.1存储器保护的目的
4.4.2特权级别
4.4.3存储器保护架构
4.5带宽管理
4.5.1介绍
4.5.2带宽管理架构
4.5.3带宽管理寄存器
4.6设计建议
4.6.1合理规划使用存储器
4.6.2存储器设置成不被Cache缓存和预取
5章Cache缓存和数据一致性
5.1为什么使用Cache
5.2C64和C66 DSP之间的Cache区别
5.3Cache存储器结构概览
5.4Cache基础知识
5.4.1直接映Cache——L1P Cache
5.4.2Cache缺失的类型
5.4.3组相联Cache
5.4.4二级Cache
5.5L1P Cache
5.5.1L1P存储器和Cache
5.5.2L1P Cache结构
5.5.3L1P冻结模式
5.5.4程序启动的一致性作
5.6L1D Cache
5.6.1L1D存储器和Cache
5.6.2L1D Cache结构
5.6.3L1D冻结模式
5.6.4程序发起的Cache一致性作
5.7L2 Cache
5.7.1L2存储器和Cache
5.7.2L2 Cache结构
5.7.3L2冻结模式
5.7.4程序发起的Cache一致性作
5.7.5Cache能力控制
5.8使用Cache
5.8.1配置L1 Cache
5.8.2配置L2 Cache
5.9数据一致性
5.9.1Sop一致性协议
5.9.2在外部存储器和Cache之间维持一致性
5.9.3对L2 Cache一致性作使用指导
5.9.4对L1 Cache一致性作使用指导
5.10片上Debug支持
5.11在运行中改变Cache配置
5.11.1禁用外部存储器Cache功能
5.11.2在运行中改变Cache尺寸
5.12优化Cache性能
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
