新書推薦：
《
中华后土文化·万荣后土祠卷
》
售價：HK$
857
《
植梦花园：从游走世界到回归故乡的园艺旅程
》
售價：HK$
449
《
鲍鹏山新批水浒传（全三册）
》
售價：HK$
1520
《
中国石窟音乐图像大典
》
售價：HK$
1367
《
希波战争
》
售價：HK$
449
《
泥土之美——探寻泥咕咕的手工艺与生活文化
》
售價：HK$
500
《
商业盈利模式一本通 可复制的生意经 让每一分钱聪明盈利
》
售價：HK$
265
《
新加坡环境发展史（1965-2015）：迈向环境可持续发展之旅
》
售價：HK$
500
|
| 編輯推薦： |
1.深信息校企合作系列丛书
2.企业案例教学，覆盖数字芯片后端设计全流程拓展综合、DFT、形式验证环节
3.结合EDA实操快速掌握芯片设计核心技术
4.配套微课视频、源代码
|
| 內容簡介： |
本书结合编者多年的数字芯片后端设计经验编写，辅以多个项目实践，以帮助读者提升实操能力。
本书主要介绍数字芯片后端设计相关知识及相关工具的使用。全书共11个模块，其中模块一为数字芯片后端设计基础；模块二～模块十以实际的数字芯片后端设计流程为主线，介绍数字芯片后端设计的相关内容，包括逻辑综合、形式验证、可测试性设计、布局布线、物理验证、RC参数提取、静态时序分析、仿真验证、芯片流片前签核等；模块十一为数字芯片后端设计全流程项目实践。
本书可以作为高等院校电子信息及微电子相关专业的教材，也可供集成电路领域的科研人员和工程师参考。
|
| 關於作者： |
|
田晓华（1980—），男，籍贯湖北省当阳市，PhD (博士学位），深圳信息职业技术学院微电子学院教师，高级工程师，主要研究方向为大规模数字集成电路设计及视频信号处理，讲授VLSI物理设计技术、数字IC系统设计、Verilog硬件描述语言等多门专业课程，已出版主编教材1本、参编教材2本。
|
| 目錄：
|
模块一 数字芯片后端设计基础1
1.1 CMOS工艺介绍1
1.2 数字芯片设计基础理论4
1.2.1 晶体管级电路设计4
1.2.2 门级电路设计6
1.2.3 模块级电路设计7
1.2.4 芯片级电路设计7
1.3 标准单元库介绍9
1.3.1 物理库9
1.3.2 时序库10
1.3.3 功耗库12
1.3.4 噪声库12
1.3.5 标准单元库设计12
1.4 数字芯片设计流程介绍13
1.5 数字后端EDA工具介绍14
1.6 模块小结22
1.7 习题22
模块二 逻辑综合23
2.1 逻辑综合概念23
2.2 逻辑综合流程24
2.3 逻辑综合项目实践25
2.4 模块小结30
2.5 习题30
模块三 形式验证*31
3.1 形式验证概念31
3.2 形式验证应用31
3.3 形式验证流程32
3.3.1 理解形式验证流程32
3.3.2 读入设计33
3.3.3 创建约束34
3.3.4 匹配比较点34
3.3.5 验证比较点功能的一致性35
3.4 形式验证项目实践36
3.5 模块小结40
3.6 习题40
模块四 可测试性设计*41
4.1 扫描链插入及ATPG41
4.1.1 扫描链41
4.1.2 ATPG44
4.2 BIST45
4.3 DFT电路生成步骤47
4.4 DFT项目实践51
4.5 模块小结56
4.6 习题56
模块五 布局布线57
5.1 数据准备57
5.1.1 标准单元 宏单元 I O单元57
5.1.2 工艺文件58
5.1.3 电阻电容模型文件58
5.1.4 门级网表文件58
5.1.5 设计约束文件58
5.1.6 I O单元位置设置59
5.1.7 数据准备项目实践59
5.2 布图规划设计60
5.2.1 芯片尺寸确定61
5.2.2 I O单元位置确定62
5.2.3 电源I O单元的位置确定63
5.2.4 存储IP布局布线63
5.2.5 IP的布局布线考虑64
5.2.6 禁止布局设置65
5.3 电源规划设计65
5.3.1 电源网络规划65
5.3.2 数模混合和多电源多电压供电电源规划67
5.3.3 芯片布图规划项目实践68
5.4 布局74
5.4.1 布局前的检查和设置74
5.4.2 扫描链重排75
5.4.3 布局优化76
5.4.4 检查布局后拥塞77
5.4.5 检查布局后的时序79
5.4.6 布局项目实践79
5.5 时钟树综合82
5.5.1 时钟树的概念82
5.5.2 时钟树的两个目标84
5.5.3 时钟偏差均衡的几种情况84
5.5.4 时序 功耗 扫描链 拥塞优化86
5.5.5 时钟树布线和非默认规则布线88
5.5.6 时钟树综合项目实践89
5.6 布线92
5.6.1 全局布线92
5.6.2 布线轨道分配92
5.6.3 详细布线93
5.6.4 布线项目实践93
5.7 工程变更命令96
5.7.1 修复时序问题的ECO96
5.7.2 功能修改的ECO97
5.7.3 预留芯片流片后的ECO98
5.8 层次化设计98
5.8.1 虚拟布局和子模块划分98
5.8.2 子模块的引脚设置100
5.8.3 子模块的布局布线实现策略102
5.9 模块小结103
5.10 习题103
模块六 物理验证104
6.1 DRC104
6.2 ERC105
6.3 LVS检查106
6.3.1 LVS检查流程106
6.3.2 LVS错误类型109
6.4 物理验证项目实践*109
6.5 模块小结112
6.6 习题112
模块七 RC参数提取*114
7.1 RC参数提取的电路模型114
7.2 RC参数提取流程115
7.3 RC参数提取项目实践116
7.4 模块小结118
7.5 习题118
模块八 静态时序分析119
8.1 静态时序分析的基本知识119
8.2 时序约束相关文件介绍122
8.3 静态时序分析的基本流程122
8.4 实例报告解读123
8.5 功耗优化与ECO时序修复124
8.6 静态时序分析案例126
8.7 模块小结129
8.8 习题129
模块九 仿真验证130
9.1 仿真工具130
9.2 功能仿真130
9.3 时序仿真*137
9.4 模块小结140
9.5 习题140
模块十 芯片流片前签核141
10.1 签核141
10.1.1 签核的主要工作141
10.1.2 签核的要点141
10.1.3 签核检查清单142
10.2 时序验证*142
10.2.1 反向标定142
10.2.2 时序分析与功耗分析143
10.2.3 时序分析与信号完整性143
10.2.4 用MMMC做时序验证的方法143
10.2.5 用MMMC做时序验证的实例146
10.3 物理验证与芯片组装148
10.3.1 设计规则检查148
10.3.2 光刻检查与可制造性设计149
10.3.3 电路检查*149
10.3.4 芯片集成149
10.4 形式验证与ECO150
10.4.1 形式验证150
10.4.2 ECO151
10.5 数据交换及检查152
10.5.1 数据交换152
10.5.2 检查内容及方法153
10.6 模块小结153
10.7 习题153
模块十一 数字芯片后端设计全流程
项目实践154
11.1 SPI模块项目实践154
11.1.1 逻辑综合154
11.1.2 DFT157
11.1.3 形式验证161
11.1.4 ICC后端设计脚本和数据目录结构163
11.1.5 准备数据和变量设置164
11.1.6 布图规划和创建电源网格165
11.1.7 保存设计并输出布图规划170
11.1.8 标准单元的布局和优化172
11.1.9 时钟树综合173
11.1.10 布线及优化174
11.1.11 DRC及LVS检查177
11.1.12 静态功耗分析180
11.1.13 输出版图数据181
11.1.14 用Star-RCXT提取RC参数182
11.1.15 PT STA183
11.2 ADC芯片项目实践*184
11.2.1 数据设置184
11.2.2 设计规划186
11.2.3 标准单元的布局和优化192
11.2.4 时钟树综合194
11.2.5 布线及优化195
11.2.6 RC参数提取197
11.2.7 PT STA197
11.2.8 DRC及LVS检查200
11.3 JPEG编码器模块项目实践202
11.3.1 逻辑综合202
11.3.2 数据设置204
11.3.3 设计规划207
11.3.4 标准单元的布局和优化210
11.3.5 时钟树综合211
11.3.6 布线及优化212
11.3.7 RC参数提取214
11.3.8 PT STA214
11.3.9 DRC及LVS检查214
11.4 模块小结216
11.5 习题216
|
|
購物車/收銀台(0) | 在線留言板
| 付款方式
| 聯絡我們
| 運費計算
| 幫助中心 |
加入書簽
HOME
新書上架
